Tricky Circuit

정합된 차동 증폭기

차이는 남기고 공통은 제거

차동 증폭기는 입력을 뺍니다. 공통 모드 전압은 두 입력이 공유하는 부분입니다. CMRR은 Common Mode Rejection Ratio, 공통 모드 제거비로 원하는 차이 증폭에 비해 공통 부분을 얼마나 제거하는지 나타냅니다. Op amp는 Operational Amplifier, 연산 증폭기로 전원으로 동작하며 두 입력 차이를 증폭합니다.

대화형 실험 열기

실험대

회로 설정을 바꾸고 측정값을 예상한 뒤 과제를 확인하세요. 학습용 모델이며 각 수업에서 가정을 설명합니다.

로그인하여 진도 저장. 게스트 진도는 이 기기에 저장돼요.

실험실을 전체 창으로 열기

작동 원리

네 저항의 두 비율이 완전히 정합, 출력 ±12 V입니다. 공통 제거는 이상적이며 오차, 입력 범위, 잡음, 속도는 생략합니다.

차이는 V2 − V1, Vout = g × (V2 − V1). 두 입력을 같은 만큼 올려도 결과는 같습니다.

난이도

  1. 만들기 · 관찰

    V1 = 1 V, V2 = 3 V, g = 1로 켜세요. 2 V입니다.

    힌트가 필요한가요?

    V1=1 V; V2=3 V; g=1 → 2 V

  2. 탐구하기 · 탐구

    V1 = V2 = 2 V, g = 2. 0 V입니다.

    힌트가 필요한가요?

    V1=V2=2 V; g=2 → 0 V

  3. 스스로 풀기 · 해결

    V1 = 3 V, V2 = 1 V, g = 2. −4 V입니다.

    힌트가 필요한가요?

    V1=3 V; V2=1 V; g=2 → −4 V

추가 읽기와 회로 레시피

정합된 차동 증폭기

센서의 두 선이 같은 방해를 받아도 빼기로 필요한 차이를 얻을 수 있습니다.

Vout = g × (V2 − V1)

공통 이동과 차이는 독립적입니다. 모델은 차이만 보존합니다.

유용한 연결

같은 입력은 둘 다 0이 아니어도 상쇄됩니다.

모델 밖에서

실제 저항 비율 오차는 공통 전압을 출력 오차로 바꿉니다.

피하면 좋은 함정

임의의 네 저항보다 비율 정합이 중요합니다.

두 입력이 1 V씩 오르고 이득은 같으면 출력은…

  1. 그대로
  2. 1 V 상승
  3. 두 배
더 읽기

빼는 두 항이 같은 만큼 증가합니다.

차이 측정

입력 1 V와 3 V, 이득 1.

출력 2 V.

반대 측정

입력 3 V와 1 V, 이득 2.

출력 −4 V.

다른 변화 시도

이득 1에서 1 V/3 V와 2 V/4 V를 비교하면 모두 출력 2 V입니다.

ti.com