비반전 연산 증폭기
작은 신호를 더 크게 만들기
Op amp는 operational amplifier, 연산 증폭기의 줄임말로 전원을 받아 두 입력을 비교합니다. 음의 피드백은 출력 일부를 빼는 입력으로 돌려보냅니다. 비반전은 입력 부호를 유지하는 것, 이득은 전압 비입니다. 클리핑은 출력을 전원 레일에서 제한합니다. Av는 선형 전압 이득이며 단위 V/V는 클리핑 전 입력 1볼트당 출력 볼트 수입니다.
실험대
회로 설정을 바꾸고 측정값을 예상한 뒤 과제를 확인하세요. 학습용 모델이며 각 수업에서 가정을 설명합니다.
로그인하여 진도 저장. 게스트 진도는 이 기기에 저장돼요.
작동 원리
이상적인 0–5 V 증폭기로 입력 전류 0, 출력은 양쪽 전원 레일에 닿습니다. 실제 소자는 입력 범위, 출력 폭, 속도와 전류 제한이 있습니다. 실제 시험한 회로가 아닙니다.
요구 Vout = Vin × (1 + Rf/Rg). Vin은 신호, Rf는 피드백 저항, Rg는 기준 0 V 접지로 가는 저항입니다. 피드백 전압 = Vout × Rg/(Rg + Rf). 선형 영역에서만 Vin과 같습니다.
난이도
만들기 · 관찰하기
입력 0.5 V와 두 저항 모두 10 kΩ로 켜세요. 출력 1 V를 읽으세요.
힌트가 필요한가요?
0.5 V; Rg = Rf = 10 kΩ → 1 V
탐구하기 · 조절하기
입력 0.2 V에서 클리핑 없이 출력 0.95–1.05 V를 얻으세요.
힌트가 필요한가요?
0.2 V; Rg 10 kΩ; Rf 40 kΩ → 1 V
스스로 풀기 · 한계 찾기
입력 1 V에서 이득 6 이상을 고르세요. 출력이 5 V로 제한되고 피드백 입력이 1 V와 달라지는 것을 보세요.
힌트가 필요한가요?
1 V; Rg 5 kΩ; Rf 25 kΩ → 요구값 6 V, 실제값 5 V
추가 읽기와 회로 레시피
작은 신호를 더 크게 만들기
유용한 연결
Rf와 Rg가 같으면 이득은 1이 아닌 2입니다. 식에 1이 더해지기 때문입니다.
뜻밖의 사실
출력이 5 V로 제한되고 요구 이득이 6이면 피드백은 5/6 V로 입력 1 V보다 작습니다.
피하면 좋은 함정
음의 피드백으로 전원을 넘는 전압을 만들 수 없습니다. 클리핑하면 두 입력이 같지 않습니다.
Rf는 Rg의 두 배이고 클리핑이 없습니다. 이득은…
- 2
- 3
- 4
더 읽기
이득 = 1 + Rf/Rg = 1 + 2 = 3입니다.